PCIe 5.0首秀!PCIe 4.0刚出生就落伍了?

  作者:上方文Q

  PCIe 4.0 产品正在纷纷面世,但是下一代 PCIe 5.0 已经迫不及待地走来,标准规范刚刚完成不到半年的它,已经得到了一批产品和技术的采纳,比如 Intel 10nm Agilex FPGA,比如 CXL、CCIX、Gen-Z 高速互连标准。

  近日,芯片开发工具和硅片 IP 大厂新思科技(Synopsys)展示了自己的 PCIe 5.0 CXL、PCIe 5.0 CCIX 方案,这也是 PCIe 5.0 首次公开秀肌肉。

PCIe 5.0首秀!PCIe 4.0刚出生就落伍了?_第1张图片

  CXL、CCIX 都是芯片间的互连协议,用于连接处理器和各种加速器(标量/矢量/矩阵/空间等架构),并保持低延迟的内存和缓存一致性,都面向异构计算架构。

  CXL 1.0/1.1、CCIX 1.1 版本都引入了 PCIe 5.0,利用其单链路 32GT/s高带宽的优势,并原生支持不同的链路带宽。

PCIe 5.0首秀!PCIe 4.0刚出生就落伍了?_第2张图片

  新思科技最近推出的 DesignWare CXL IP 方案可采用 16nm、10nm、7nm 工艺制造,支持 16 个 PCIe 链路,包括 CXL 1.1 控制器、硅验证的 PCIe 5.0 控制器、硅验证的 32GT/s PHY 物理层、RAS、VC 验证 IP。

PCIe 5.0首秀!PCIe 4.0刚出生就落伍了?_第3张图片

  DesignWare CCIOX 1.1 IP 方案尚未正式发布,不过从展示来看,其功能已经完备,PCIe 5.0 已经很好地融入其中。

  两套展示方案都基于 FPGA 和特殊设备,而没有使用真实的芯片,所以还只是功能上的演示,距离实际产品尚还需要一些时日,但这无疑表明,PCIe 5.0 会比我们想象的来得更快。

你可能感兴趣的